[請益] 數位ic/eda選擇

看板CareerPlan (生涯規劃)作者 (JMa1666)時間5年前 (2021/02/05 22:26), 5年前編輯推噓5(6139)
留言46則, 9人參與, 5年前最新討論串1/1
目前為交大電機大三學生,因為成績不夠的關係在思考明年考研的選考組別要電子所的數位 ic還是eda,修課的部分vlsi、計組、資結等相關科目都有修且成績均維持在80、90幾。 想要詢問板上一些建議、修課方面還可以點哪些課,目前是規劃下學期修verilog課、機器 學習、演算法等等同時準備cad競賽,大四上修最低學分專心準備考研,然後大四下想要挑 戰ic lab eda: 優點:本人對於寫程式蠻有興趣的,相關課程程式設計跟資結也都修的還不錯,之後也要修 演算法,覺得走這個方向應該能夠順手,不過要等到4下才會修eda導論,真正理解此領域在 幹嘛 缺點:有點擔心走了這個會限制住發展的部分, 聽說路會相對窄,我知道有eda外商像是新思跟 cadence還不錯,不過怕萬一進不去只剩cad部門、apr,會限制住發展性 數位ic: 優點:可以當ic design工程師,出社會錢比較多地位也比較高(? 不過聽說數位是一個 較好進入的領域(可能相對於類比),甚至有人說會verilog就可以說會數位,所以怕的是 被取代率也高。我目前是不討厭寫verilog 硬體描述語言的感覺,不過真的投入可能又是一 回事了 缺點:因為興趣其實蠻大比重是寫程式,所以在思考說走數位ic很偏硬體,雖然不討厭veri log但還是有些微不同。如果決定數位推甄肯定完全沒希望,勢必一定是考研,怕的是好老 師通通被選光只能踩地雷,然後可能會不能如期兩年畢業 感謝看完以上 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 49.216.128.28 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/CareerPlan/M.1612535214.A.FFB.html

02/05 23:03, 5年前 , 1F
數位沒有錢比較多 地位也不高 且 取代性高
02/05 23:03, 1F

02/06 00:52, 5年前 , 2F
大四寒假考研,四下才修EDA導論是在搞笑嗎= =
02/06 00:52, 2F

02/06 00:55, 5年前 , 3F
程式寫得好算走EDA必備技能,但不太像先備知識。
02/06 00:55, 3F

02/06 00:56, 5年前 , 4F
走數位IC的價值不在於verilog,人家google都寫high
02/06 00:56, 4F

02/06 00:57, 5年前 , 5F
level synthesis……而是domain knowledge很重要。
02/06 00:57, 5F
因為撞課的關係三下沒辦法修... 所以只能等大四QQ

02/06 01:03, 5年前 , 6F
走計算機就SOC、計結、OS;走通訊就隨機過程、通原
02/06 01:03, 6F

02/06 01:04, 5年前 , 7F
、數位通訊;走影像就電腦視覺、影像處理、DSP。
02/06 01:04, 7F

02/06 02:05, 5年前 , 8F
推樓上 最近也要考研 資工走硬體也在苦惱
02/06 02:05, 8F

02/06 08:11, 5年前 , 9F
數位ic也是寫程式,只是語言是Verilog而已,我純資
02/06 08:11, 9F

02/06 08:11, 5年前 , 10F
工的也做了十幾年的數位ic了呀^^
02/06 08:11, 10F

02/06 09:34, 5年前 , 11F
數位錢差不多
02/06 09:34, 11F

02/06 11:08, 5年前 , 12F
很多人以為designer會比SA、APR等支援類的地位高一
02/06 11:08, 12F

02/06 11:08, 5年前 , 13F
些、薪資多一點,據我經驗沒有太大差別,單純各司其
02/06 11:08, 13F

02/06 11:09, 5年前 , 14F
職而已。待對部門比較重要,要爽首推預研單位,其次
02/06 11:09, 14F

02/06 11:10, 5年前 , 15F
主產品線(但這有風水輪流轉的問題)或IP團隊。
02/06 11:10, 15F

02/06 11:12, 5年前 , 16F
真要說的話designer跳CAD、APR這方向確實比反向來得
02/06 11:12, 16F

02/06 11:13, 5年前 , 17F
容易,我是覺得以你的血統不攻純軟或演算法有點可惜
02/06 11:13, 17F

02/06 11:14, 5年前 , 18F
,那些IC相關硬課就算你沒修過,到時還是很有機會錄
02/06 11:14, 18F

02/06 11:15, 5年前 , 19F
取一線廠designer,但演算法之類爽缺若你沒相關背景
02/06 11:15, 19F
感謝詳細的解說,我覺得目前階段有點像在探索興趣,所以就都修看看了。我擔心的另外一點是目前修課下來覺得程式能力不如資工,電機軟體課偏水,如果要走偏純軟的話應該要投入更多心思在補足這些或是修資工的課。然後好奇eda跟演算法差別在哪裡呢?

02/06 11:16, 5年前 , 20F
就非常難進了。
02/06 11:16, 20F

02/07 13:08, 5年前 , 21F
DD可以轉其它的 其它的可以轉DD嗎?
02/07 13:08, 21F

02/07 13:09, 5年前 , 22F
當然是選數位ic 除非你確定往軟的走 EDA就很適合
02/07 13:09, 22F

02/07 18:29, 5年前 , 23F
認同樓上,先走數位吧,你演算法 程式夠強,不想做
02/07 18:29, 23F

02/07 18:29, 5年前 , 24F
數位DE還是可以去新思。
02/07 18:29, 24F

02/07 22:28, 5年前 , 25F
借串問一下M大,之前寫過一陣子的HLS,老實說我覺得
02/07 22:28, 25F

02/07 22:28, 5年前 , 26F
用那個寫對於時序和資源的詳細佈局很不方便,想問一
02/07 22:28, 26F

02/07 22:28, 5年前 , 27F
下HLS真的是趨勢嗎,我總覺得寫HLS總是在猜他會合成
02/07 22:28, 27F

02/07 22:28, 5年前 , 28F
出什麼結果,倒不如用Verilog自己決定就好
02/07 22:28, 28F

02/07 22:36, 5年前 , 29F
細部最佳化和實體層一定不如verilog,但贏在開發成
02/07 22:36, 29F

02/07 22:37, 5年前 , 30F
本,趨勢嘛我覺得不至於取代verilog,尤其面積寸土
02/07 22:37, 30F

02/07 22:38, 5年前 , 31F
寸金的低複雜度產品,而且台灣人加班不用錢沒開發成
02/07 22:38, 31F

02/07 22:38, 5年前 , 32F
本壓力XD
02/07 22:38, 32F

02/07 22:40, 5年前 , 33F
不過大廠或上游IP開發廠都有在導入HLS以加速前期實
02/07 22:40, 33F

02/07 22:41, 5年前 , 34F
現,爭取架構階段改善調整的機會。
02/07 22:41, 34F

02/07 22:42, 5年前 , 35F
感謝M大解說~
02/07 22:42, 35F

02/07 22:44, 5年前 , 36F
我回那句不是指verilog不如HLS有價值啦XD 主要是指
02/07 22:44, 36F

02/07 22:45, 5年前 , 37F
這都只是實踐工具,designer不要拘泥於這個。解釋一
02/07 22:45, 37F

02/07 22:45, 5年前 , 38F
下怕有人誤會Orz
02/07 22:45, 38F
※ 編輯: marytw18 (49.216.128.28 臺灣), 02/08/2021 12:37:58 ※ 編輯: marytw18 (49.216.128.28 臺灣), 02/08/2021 12:50:15

02/08 20:06, 5年前 , 39F
啊我後幾段講的演算法並不是指演算法這門課XD
02/08 20:06, 39F

02/08 20:08, 5年前 , 40F
通訊、AI、多媒體有一批在探討數學模型定規範的人,
02/08 20:08, 40F

02/08 20:09, 5年前 , 41F
想出一些新的filter之類。這種演算法工程師在科技業
02/08 20:09, 41F

02/08 20:11, 5年前 , 42F
地位極其尊榮,工作內容開發週期長,話語權超大,簡
02/08 20:11, 42F

02/08 20:12, 5年前 , 43F
言之爽到升天。
02/08 20:12, 43F

02/08 20:13, 5年前 , 44F
但這類職缺沒那麼多,流動率低,通常競爭激烈,碩班
02/08 20:13, 44F

02/08 20:13, 5年前 , 45F
沒深入研究該領域的話幾乎踏不進那圈子。
02/08 20:13, 45F

02/09 23:24, 5年前 , 46F
其實考慮這個不如重考醫牙
02/09 23:24, 46F
文章代碼(AID): #1W7LMk_x (CareerPlan)
文章代碼(AID): #1W7LMk_x (CareerPlan)