討論串[請益] 減少差排 (Dislocation) 的方法
共 2 篇文章
首頁
上一頁
1
下一頁
尾頁

推噓3(3推 0噓 1→)留言4則,0人參與, 最新作者Navy96 (軍人葛格)時間16年前 (2009/03/23 01:25), 編輯資訊
0
0
0
內容預覽:
應該有很多種方法. 不才小弟胡說八道鬼扯其中一種. 如有錯誤 煩請各為高高高高高手指導. 目前有將si ge理想接合的技術. 詳細請自行google strained si. 這個技術可以增加電子在某些特定方向出現的機率. (徵求高高高高手解量子力學數學式). 是某i開頭l結尾的公司 下一代cup的

推噓4(4推 0噓 2→)留言6則,0人參與, 最新作者semurderer (最終的序曲)時間16年前 (2009/03/22 20:05), 編輯資訊
0
0
0
內容預覽:
上次老師出這題 幾乎全班都被退件. 因為大部份的人都寫退火、熱處理之類的方法. 但老師要的不是一般金屬減少差排. 而是在製作半導體時,兩種不同材料結合在一起. 其「結合面」會產生差排,要大家去尋找減少其差排的方法. 小弟我花三個鐘頭精心撰寫的作業也是被退件的其中之一. 現在我只找到摻入雜質和化學蝕刻
(還有85個字)
首頁
上一頁
1
下一頁
尾頁