討論串[請益] 高階合成HLS 台灣的Design house有用嗎
共 4 篇文章
首頁
上一頁
1
下一頁
尾頁

推噓0(0推 0噓 0→)留言0則,0人參與, 最新作者quartics (Smart is the new Sexy)時間11年前 (2015/07/13 15:12), 編輯資訊
0
0
0
內容預覽:
Scability 跟硬體架構的規畫有關,. 規劃的好, 根本不是問題. re-timing DC 就可做, 再不濟,data path要加個pipe,改RTL code也是容易... HLS基本上有其用途,但非常侷限,目前看來不可能取代手工寫RTL.. --. 發信站: 批踢踢實業坊(ptt.

推噓8(8推 0噓 6→)留言14則,0人參與, 最新作者TaipeiWind (人生太奇妙了 )時間11年前 (2015/07/12 10:22), 11年前編輯資訊
0
0
0
內容預覽:
我們公司從Cadence挖了來他們HLS的RD. 前一陣子我們一起做了一些Datapath的design 有一些心得可以分享. HLS出來的quality要跟上hand-written 最重要的就是"coding nicely". 這個不是systemC 寫一寫就好了 需要很多時間去refine s
(還有738個字)

推噓3(3推 0噓 1→)留言4則,0人參與, 最新作者leftgirl (就是愛穿短裙逛街)時間11年前 (2015/07/11 23:39), 編輯資訊
0
0
0
內容預覽:
high-level synthesis(HLS) 我略懂,可以分享一些訊息給你。. 如果你是要做 HLS核心演算法的研究(scheduling, resource binding等),建議不要。. paper已經很難發了。如果是要做更上層(System-level)的研究,那還有一些發展空間。可參
(還有691個字)

推噓10(10推 0噓 8→)留言18則,0人參與, 最新作者conbanwa (偶而崩潰一下有助紓壓)時間11年前 (2015/07/11 17:24), 11年前編輯資訊
0
0
0
內容預覽:
如題 小弟因為要報PAPER 所以無意間發現這個東西. high level synthesis 高階合成. 指以高階語言描述電路 並轉換為RTL Code. 維基上面寫約略80年代就有開始發展 但大多都不太成功. 直到最近兩三年 Xilinx 的 AutoESL's AutoPilot 這套工具算
(還有345個字)
首頁
上一頁
1
下一頁
尾頁