PTT職涯區 / Tech_Job (科技人)

[心得]PCB Layout分享

看板Tech_Job (科技人)作者 (環遊小世界)時間13年前 (2011/11/20 01:50), 編輯推噓21(21推 0噓 8→)
留言29則, 21人參與, 最新討論串1/2 (看更多)
上禮拜發完文後~感謝大家的回應 也收到了許多水球&來信詢問一些問題... 現在有空上來說明解釋一下 PCB Layout我的經驗6年 從2層板到20層都有做過 HDI(盲埋孔也有做過) 從早期CPU與北橋的FSB 到現在PCH的DMI CPU與CPU連接的QPI 1顆 2顆 4顆 CPU都有做過 (板上當然有更多優秀的前輩 請別噓小弟) 軟體部分 PCB Latout的軟體大致上分三樣 Allegro PADS(power PCB) Protel DXP 以上這三種 現今最多人使用的因該是Allegro以及PADS這兩套 (大多數系統廠都是用Allegro 我也是^^) 絕大多數的人畫線路 因該都是用Cadence的OrCAD 而Allegro也是Cadence出的 所以他們的相容性是很高 包含轉BOM 確認線路與Footprint (License很貴...按照等級分 最貴到最便宜可以差到百萬) Allegro這套軟體 他可以寫很多方便的程式來外掛 來確認許多的小細節 以及配合valor 還有CPU 等等的IC廠商 自己寫的Excel表格程式來做import數據的確認 個人認為 Layout軟體的部分是可以學得 觀念以及經驗是需要時間以及前人的傳承所累積的 以一個Layout來說 從最先開始的就是建立零件 即使在會拉線 零件建立錯誤 板子還是沒用的 包含了零件的實體大小 組裝大小 Pin define 防焊 綠漆油墨 與機構3D原點位置是否相同 等等都需要考慮進去 而且常常會有特殊形狀的孔要建立.... 光這部分就需要花一段時間去學習 再來就是Placement與評估走線的部分了 當一個案子開始後 Spec 板材大小 形狀 IO Thermal 等相關的部分都確認後 Layout就開始需要去評估所有的Key Part擺放的位置 空間是否足夠 並且提出建議 達到各單位都能夠接受的擺設 評估走線 層數 往往PCB板的大小、層數 在Cost Down的時候都會被抓出來檢討所以要精確的去看^^ 跟層數相關的當然就是評估走線 往往最常被問的就是 為何別人6層做完我們不行 最經典 最常被問的就是Intel的公版...囧 相信做過的都知道 Intel他們有Layout guideline 但是往往他們自己做的公版都不按照那個去做... 很多人都有遇過 guideline寫說要參考GND 但是公板沒有 問了Intel後的回覆是 公板just for reference...請按照guideline做 到這邊大概是完成一塊板子的三分之一而已 後面還有工廠打件 組裝 Rework PCB板廠工程問題等等 那邊相關的經驗還有資料 要說完需要打很久... 以上都是小弟的經驗心得...請大家手下留情 不要鞭太大力 等有時間再寫下集^^(假如有觀眾想看的話....) -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 114.45.142.183 ※ 編輯: J9041094 來自: 114.45.142.183 (11/20 01:53)
推
11/20 01:54, , 1F
奇怪我們都有照layout guide 像trace寬度 space寬度
11/20 01:54, 1F
→
11/20 01:55, , 2F
高速訊號線最好下一層是同一個plane 不要跨mout
11/20 01:55, 2F
推
11/20 02:03, , 3F
因為你們不懂阿 幫QQ
11/20 02:03, 3F
推
11/20 02:08, , 4F
還有併板....,板材面積利用到極限
11/20 02:08, 4F
推
11/20 02:12, , 5F
我只遇過 2個 LAYOUT 一開始不甩我. 叫他多打 3~4 顆 VIA
11/20 02:12, 5F
→
11/20 02:14, , 6F
還擺臉色給我看. 明明位置就很空. 真不知道是怎樣. XDD
11/20 02:14, 6F
推
11/20 02:22, , 7F
layout不是誰都可以幹的
11/20 02:22, 7F
推
11/20 02:30, , 8F
推 有意義的分享!
11/20 02:30, 8F
推
11/20 03:33, , 9F
推分享
11/20 03:33, 9F
推
11/20 03:50, , 10F
按圖施工 希望成功> <"
11/20 03:50, 10F
推
11/20 04:34, , 11F
推 感謝這類知識分享
11/20 04:34, 11F
推
11/20 07:13, , 12F
推 感謝知識分享
11/20 07:13, 12F
推
11/20 08:55, , 13F
感謝分享
11/20 08:55, 13F
推
11/20 08:57, , 14F
強的layout是電子部門與機構部門的後盾!
11/20 08:57, 14F
推
11/20 10:50, , 15F
高速訊號會Lay的人10個看不到1個，而且待不久就會離開
11/20 10:50, 15F
推
11/20 11:48, , 16F
先推 有沒有改善EMI的建議
11/20 11:48, 16F
推
11/20 12:28, , 17F
推 有意義的分享!
11/20 12:28, 17F
推
11/20 13:35, , 18F
推 有意義的分享 期待下集
11/20 13:35, 18F
→
11/20 18:33, , 19F
推～
11/20 18:33, 19F
推
11/20 21:25, , 20F
想請問一下原PO,只對test point建立零件3D高度會有很大
11/20 21:25, 20F
→
11/20 21:27, , 21F
影響嗎?公司前輩認為via孔會一起被加高,所以駁回機構干
11/20 21:27, 21F
→
11/20 21:28, , 22F
涉檢查需求.要大家看成品.可是常常短路就很難照需求移走
11/20 21:28, 22F
推
11/20 21:52, , 23F
其實為什麼會有LAYOUT GUIDE的原因很簡單...假如簡單當然沒
11/20 21:52, 23F
→
11/20 21:53, , 24F
問題~~但就是難的是LAYOUT很大部分的條件都不會完全滿足~~
11/20 21:53, 24F
→
11/20 21:54, , 25F
出問題廠商可以一句話"沒有照LAYOUT GUIDE走"把責任推走
11/20 21:54, 25F
→
11/20 21:55, , 26F
這時候LAYOUT人員要聰明一點~~記得請電子工程師當墊背就是
11/20 21:55, 26F
推
11/20 22:59, , 27F
強的layout不好找 很常聽到lay不出來
11/20 22:59, 27F
推
11/20 23:34, , 28F
非常期待下集
11/20 23:34, 28F
推
02/11 16:27, , 29F
我也想學layout~要怎麼入門比較好
02/11 16:27, 29F
‣ 更多 J9041094 的文章
文章代碼(AID): #1En-nvFa (Tech_Job)
討論串 (同標題文章)
完整討論串 (本文為第 1 之 2 篇)：
排序： 最新先 | 最舊先 | 留言數
21
29
[心得]PCB Layout分享
J9041094
13年前, 11/20
在新視窗開啟完整討論串 (共2篇)
Tech_Job 近期熱門文章
更多 近期熱門文章 >>
PTT職涯區 即時熱門文章
更多 即時熱門文章 >>
‣ 更多 J9041094 的文章
文章代碼(AID): #1En-nvFa (Tech_Job)