PTT職涯區 / Stock (股票)

Re: [請益] 為何中國大陸技術前景一片大好但股價不太

看板Stock (股票)作者 (比古A十郎)時間16小時前 (2026/05/29 11:02), 編輯推噓79(82推 3噓 141→)
留言226則, 84人參與, 6小時前最新討論串8/9 (看更多)
※ 引述《zzahoward (Cheshire Cat)》之銘言： : 但你不能說他的技術是假的也完全沒有原創性 : Logicfolding本質上其實是一個設計的理念 : 我用我粗淺的理解 : 3D封裝是把各獨立堆疊起來的製程，追求更短的訊號路徑 : 如主流Hybrid bonding- 包括Foveros/SoIC : 大家比較熟的主流消費產品的AMD X3D來舉例，把L3 cache die拉近compute die : 空間摺疊來達成更快的回應速度、更低功耗、讓L3更大 : 而Foveros 3D還是在既有的2D架構下提前留好接口去設計cluster的路徑堆疊 : Logicfolding則是除了空間摺疊還有時間折疊 : 也就是在設計之初，就把所有邏輯路徑定義在3D上面 : 就直接改變整個3D layout/STA/電路邏輯 : 論文裡面也提到電路可以重新安排運用來達到時間折疊(Temporal Folding)效果 : 另外就是因為電路使用效率提升、良率提高對工藝要求也降低 : 聽起來很美好，但現實很骨感 : 目前EDA所有的MAC工具都是2D，所有已驗證的設計都是2D頂多2.5D : 那這個邏輯折疊也不是華為第一個想到，他們並沒有特別聰明 : 因為製程節點完全被卡死，所以他們不得不提早開始投入這個邏輯設計 : 但這個設計工作量非常非常大，投資金額也非常非常大，一家正常有EUV的公司 : 在物理極限前根本不會想要淌這個渾水，因為需要克服的困難太多了 : 光是EDA幾乎就要推倒重來，雖然這也符合中國半導體獨立的方向 : 然後Tau"定律"也不是定律，其實它就只是一個科技發展路線 : 為了EUV制裁而提早開始投入的架構 : 和Dennard scaling屬於物理定律、摩爾定律屬於觀察轉目標完全都不同 : 當今晶片的效率提升幾乎還是大量依賴節點工藝來主導 : 中國就是提早進入設計邏輯領域，整體來說難度非常非常高 : 至於下半年發表的SOC到底使用了多少Logicfolding，我猜大概僅是小部分層面而已 : 那你要說中國在吹牛嗎? 這個科技路線並不是他們獨創的 : 只是他們提早想要硬上突破製程節點要用另外一個方式去追趕 我看這logic folding因該是有嚇到不少人 這東西關鍵在大幅度改善長距離訊號的RC delay (聽不懂的就左轉) 普通2d電路有些訊號會跑很遠 延遲就長 他這概念就是我訊號往上跑往下跑 跑到另一顆上面距離變短 因為延遲短惹所以一堆應對高延遲的東西也省惹 高延遲產生的問題也少惹 應對這些問題的電路也省惹 總之94省一堆 我的港覺4 這東西以前沒人這樣幹 大概兩大主因 一 eda流程都是2d/單顆晶片為主 二 大廠都在衝先進製程首發 沒人會想慢慢磨這些不得已的技術 放在ai晶片更麻煩 ai晶片幾乎都24小時高速爆操 他這疊起來的散熱要怎辦真不好說 如果他這招真的搞定的話 大廠大概也沒多久就學起來惹 證實可行的技術路線哪次不是最後大家都有 畢竟手機晶片殺戮戰場這摸多年惹 還活在場子上的哪家不是不怕死硬幹 通常喇 製程卡住幾年 穩定惹硬挖硬摳 榨效能這事沒啥好意外der 牙膏以前14++++每年也是摳摳摳摳出一點點頻率提升 反正這問題給阿婆跟GG去煩惱就好惹 跟ai關C因該是不大 真正值得深思的是華為這幾年有沒又鱉惹啥大招 真不好說 這摸多年看下來 大招爆起跟吹牛烙賽都蠻常見der -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 71.198.170.65 (美國) ※ 文章網址: https://www.ptt.cc/bbs/Stock/M.1780023733.A.634.html
→
05/29 11:03, 16小時前 , 1F
教主該睡覺了 晚安
05/29 11:03, 1F
推
05/29 11:04, 16小時前 , 2F
只能說他有錢、有企圖各種點技能樹，但不一定能用
05/29 11:04, 2F
→
05/29 11:05, 16小時前 , 3F
沒產品都先當放屁
05/29 11:05, 3F
→
05/29 11:07, 16小時前 , 4F
中國政府資助的當然能賠錢點技能樹
05/29 11:07, 4F
推
05/29 11:07, 16小時前 , 5F
真的技術突破且有量產潛力，台積一樣給他抄過來
05/29 11:07, 5F
→
05/29 11:08, 15小時前 , 6F
能有什麼差？d2d不都是serdes
05/29 11:08, 6F
→
05/29 11:08, 15小時前 , 7F
台積當學人精可不輸
05/29 11:08, 7F
推
05/29 11:08, 15小時前 , 8F
就沒有真正技術實現跟可以卡其他人的點
05/29 11:08, 8F
推
05/29 11:08, 15小時前 , 9F
尼hen棒
05/29 11:08, 9F
推
05/29 11:08, 15小時前 , 10F
教主安安
05/29 11:08, 10F
→
05/29 11:09, 15小時前 , 11F
而且同樣架構，台積抄過來用先進製程生產肯定表現效
05/29 11:09, 11F
→
05/29 11:09, 15小時前 , 12F
果會更好
05/29 11:09, 12F
推
05/29 11:09, 15小時前 , 13F
去看最新AI支援的EDA，根本從設計到封裝電路板，全
05/29 11:09, 13F
推
05/29 11:10, 15小時前 , 14F
3d整片延遲也沒辦法降多少吧gpu基本上不在乎延遲
05/29 11:10, 14F
→
05/29 11:10, 15小時前 , 15F
部都能一起模擬最佳化調整，整個系統一起考量，關鍵
05/29 11:10, 15F
推
05/29 11:10, 15小時前 , 16F
沒結論
05/29 11:10, 16F
推
05/29 11:10, 15小時前 , 17F
這東西就是EDA要先動才有辦法實現
05/29 11:10, 17F
→
05/29 11:11, 15小時前 , 18F
路徑更不用說了，我看的還是一年前的版本，現在應該
05/29 11:11, 18F
→
05/29 11:12, 15小時前 , 19F
更強了，那種整合程度幾乎是舊時代RD很難想像
05/29 11:12, 19F
推
05/29 11:12, 15小時前 , 20F
還不睡覺逆
05/29 11:12, 20F
推
05/29 11:14, 15小時前 , 21F
結論就是護城河不夠大條
05/29 11:14, 21F
推
05/29 11:14, 15小時前 , 22F
教主這時間美西還在看八點檔吧
05/29 11:14, 22F
推
05/29 11:15, 15小時前 , 23F
成果還沒出來，只有理論在講，當然沒結論
05/29 11:15, 23F
推
05/29 11:15, 15小時前 , 24F
RC路徑平面改上下確實是一個點, 問題是設計難度高
05/29 11:15, 24F
→
05/29 11:15, 15小時前 , 25F
尤其是 EDA 要怎麼做
05/29 11:15, 25F
推
05/29 11:17, 15小時前 , 26F
現在講不是給人家鈔作業嗎
05/29 11:17, 26F
推
05/29 11:18, 15小時前 , 27F
C家 S家都有在整合自家EDA tool 跟AI，但對岸比較沒
05/29 11:18, 27F
→
05/29 11:18, 15小時前 , 28F
包袱，可能玩起來比較衝
05/29 11:18, 28F
推
05/29 11:18, 15小時前 , 29F
恭迎教主聖安！
05/29 11:18, 29F
推
05/29 11:18, 15小時前 , 30F
華為可以用的製程散熱問題還沒這麼嚴重 應該還算個
05/29 11:18, 30F
→
05/29 11:18, 15小時前 , 31F
解法
05/29 11:18, 31F
推
05/29 11:18, 15小時前 , 32F
謝謝大大
05/29 11:18, 32F
→
05/29 11:20, 15小時前 , 33F
抄作業也不是誰都能抄，設計概念跟用什麼手邊技術、
05/29 11:20, 33F
→
05/29 11:20, 15小時前 , 34F
材料能在成本下尻出來還有一大段
05/29 11:20, 34F
推
05/29 11:20, 15小時前 , 35F
說不定路都走不通，這是被限制的無奈之舉，別人放著
05/29 11:20, 35F
→
05/29 11:20, 15小時前 , 36F
康莊大道不走，去跟這個生死難料而且成本還可能更高
05/29 11:20, 36F
→
05/29 11:20, 15小時前 , 37F
的「創新」幹嘛...當然是他們真的有成果再說啦
05/29 11:20, 37F
推
05/29 11:21, 15小時前 , 38F
給推，終於開始說一些有用的東西，這次沒不懂裝懂
05/29 11:21, 38F
推
05/29 11:22, 15小時前 , 39F
這是A0大的本業..
05/29 11:22, 39F
還有 147 則推文
→
05/29 13:53, 13小時前 , 187F
房蟲點到為止 討論前景不需要嗆 要嗆可能會溯及柯
05/29 13:53, 187F
推
05/29 14:01, 13小時前 , 188F
兩片低良率n7在一起 良率應該滿悲劇的
05/29 14:01, 188F
推
05/29 14:02, 13小時前 , 189F
剛看完…… 我覺得…嗯…套定律 無論是參與者哪方
05/29 14:02, 189F
推
05/29 14:09, 12小時前 , 190F
良率上不會悲劇，海思這個是改變設計邏輯，然後用奈
05/29 14:09, 190F
→
05/29 14:09, 12小時前 , 191F
米碳管把晶片內的廢熱導出來，問題主要是設計難度極
05/29 14:09, 191F
→
05/29 14:09, 12小時前 , 192F
高和材料昂貴，真的能tape out成功的話，良率肯定好
05/29 14:09, 192F
→
05/29 14:09, 12小時前 , 193F
為了降延遲去堆疊 結果怕熱又要拉開 把堆疊的優勢
05/29 14:09, 193F
→
05/29 14:09, 12小時前 , 194F
丟丟掉了
05/29 14:09, 194F
→
05/29 14:10, 12小時前 , 195F
他這個就是強迫3DIC 其他家的作法比較是2.5D改成
05/29 14:10, 195F
→
05/29 14:11, 12小時前 , 196F
垂直封裝 兩片都會動的東西從水平擺變垂直擺 設計
05/29 14:11, 196F
→
05/29 14:12, 12小時前 , 197F
調整的少
05/29 14:12, 197F
→
05/29 14:14, 12小時前 , 198F
原本做法分層哪邊設計有問題還有機會只修一層 他這
05/29 14:14, 198F
推
05/29 14:14, 12小時前 , 199F
i皇的powervia和GG的SPR，也是為了解決電路干擾和延
05/29 14:14, 199F
→
05/29 14:14, 12小時前 , 200F
樣就整個全部重來了八
05/29 14:14, 200F
→
05/29 14:14, 12小時前 , 201F
遲問題
05/29 14:14, 201F
→
05/29 14:18, 12小時前 , 202F
看FB有人說這問題有散熱跟clocktree
05/29 14:18, 202F
→
05/29 14:19, 12小時前 , 203F
現在3DIC會有的問題都不會少八 現在3DIC也沒普及
05/29 14:19, 203F
→
05/29 14:20, 12小時前 , 204F
只是走高階封裝跟EDA至少能繞過光刻機的問題
05/29 14:20, 204F
→
05/29 14:21, 12小時前 , 205F
還有用TSV連不如做在同顆2D晶片
05/29 14:21, 205F
→
05/29 14:23, 12小時前 , 206F
就是要算到底過TSV划不划算阿 所以才要改EDA
05/29 14:23, 206F
→
05/29 14:34, 12小時前 , 207F
不過發表出來應該已經能解決一些關鍵問題了吧
05/29 14:34, 207F
推
05/29 14:48, 12小時前 , 208F
推文有人說得好，要搞出這個還不如想辦法搞出土炮
05/29 14:48, 208F
→
05/29 14:49, 12小時前 , 209F
EUV，畢竟假設沒問題搞到2030有辦法對齊1.4nm的效能
05/29 14:49, 209F
→
05/29 14:50, 12小時前 , 210F
別人能用EUV的早就用類似方法弄出更強大的微縮晶片
05/29 14:50, 210F
推
05/29 15:32, 11小時前 , 211F
可能是多線並進，但是EUV短時間搞不出來，先吹別條
05/29 15:32, 211F
→
05/29 15:32, 11小時前 , 212F
路線
05/29 15:32, 212F
推
05/29 16:15, 10小時前 , 213F
想法理論很早就有了 挑戰關鍵是能散熱
05/29 16:15, 213F
→
05/29 16:16, 10小時前 , 214F
覺得可以試 當作成熟製程效能升級的方法
05/29 16:16, 214F
→
05/29 16:17, 10小時前 , 215F
台積電想先把自己的2.5D走完 中國願意先上值得鼓勵
05/29 16:17, 215F
推
05/29 16:25, 10小時前 , 216F
恭喜教主賺爛又賺爛
05/29 16:25, 216F
推
05/29 17:15, 9小時前 , 217F
只要ceca發一篇 教主就會發一篇 ceca請多發
05/29 17:15, 217F
推
05/29 17:24, 9小時前 , 218F
樓上這叫做 量子糾纏
05/29 17:24, 218F
噓
05/29 17:34, 9小時前 , 219F
製成才是主要啦，你再怎麼疊，疊成一朵花也沒用
05/29 17:34, 219F
推
05/29 19:23, 7小時前 , 220F
中國是因為現在eda全部自己做才能玩這套嗎？
05/29 19:23, 220F
推
05/29 19:53, 7小時前 , 221F
量子漲落 用正經語氣說幹話 vs用幹話語氣說正經 :)
05/29 19:53, 221F
→
05/29 20:16, 6小時前 , 222F
主要還是無奈吧 要提升不是微縮就是高階封裝 目前
05/29 20:16, 222F
→
05/29 20:16, 6小時前 , 223F
微縮還沒到極限 微縮的cp值還是比較高 所以大部分還
05/29 20:16, 223F
→
05/29 20:16, 6小時前 , 224F
是繼續微縮 他們是沒路可以走只好先走高階封裝了
05/29 20:16, 224F
→
05/29 20:16, 6小時前 , 225F
其實走到底大家最後都得做 只是資源那邊投的比較多
05/29 20:16, 225F
→
05/29 20:16, 6小時前 , 226F
先研究哪邊而已
05/29 20:16, 226F
‣ 更多 a000000000 的文章
文章代碼(AID): #1g6G6rOq (Stock)
討論串 (同標題文章)
完整討論串 (本文為第 8 之 9 篇)：
排序： 最新先 | 最舊先 | 留言數
在新視窗開啟完整討論串 (共9篇)
Stock 近期熱門文章
更多 近期熱門文章 >>
PTT職涯區 即時熱門文章
更多 即時熱門文章 >>
‣ 更多 a000000000 的文章
文章代碼(AID): #1g6G6rOq (Stock)