[新聞] 聯發科蔡力行示警AI恐撞「電力牆」拋10年百倍能效

看板Stock (股票)作者obrag (歐布拉)時間2小時前 (2026/02/23 10:21)推噓12(12推 0噓 13→)

留言25則, 18人參與討論串1/2 (看更多)

聯發科蔡力行示警AI恐撞「電力牆」拋10年百倍能效 https://wantrich.chinatimes.com/news/20260223900175-420101 2026/02/23 王逸芯【時報記者王逸芯台北報導】全球半導體設計盛會ISSCC2026於矽谷登場，聯發科(2454) 執行長蔡力行在大會演講中直指，當前AI產業的高速發展，本質上正演變為一場嚴峻的「能源競賽」。他指出，能源既是目前限制創新的最大瓶頸，同時也是推動技術突破的重要催化劑。隨著AI算力需求呈指數級擴張，摩爾定律每兩年性能翻倍的進展已難以追趕，若產業仍停留在單純提升晶片效能的思維，最快在2030年前就可能面臨「電力牆」限制。蔡力行進一步說明，AI模型規模持續擴大，已形成「模型越強、需求越高」的循環，使算力需求不斷膨脹。即便製程推進至2奈米甚至1.4奈米，單靠微縮已無法填補算力缺口。目前大型AI資料中心園區的用電量，已接近一座中型城市的日常負荷，若能效提升無法同步跟上，電力供應將成為限制AI發展的關鍵。面對此一結構性挑戰，蔡力行強調產業思維必須向上整合。未來AI效能的衡量標準，將由單一晶片轉向整體機櫃層級，核心指標在於「每瓦電力可產生的有效算力」。這意味半導體業者需從傳統晶片供應商，轉型為系統級解決方案的一環，結合設計與製程協同優化（ DTCO）、電源管理與整體系統整合，與生態系共同提升能效。在技術發展路徑上，蔡力行點出四大關鍵方向，包括透過架構與演算法優化提升XPU能效、記憶體成本占比已過半並成為推論市場勝負關鍵、導入光電共封裝（CPO）以降低頻寬成本，以及因應先進封裝尺寸快速放大所帶來的散熱與機構挑戰。此外，蔡力行也提出未來十年半導體技術發展的明確量化目標，包括光罩尺寸提升40倍、頻寬密度提升20倍、電源與散熱密度提升20倍，以及運算效能每瓦提升100倍。他強調，唯有達成這些結構性突破，才能從根本降低AI運算成本，使AI從高耗能技術轉變為可普及的基礎工具。蔡力行並向產業拋出「10年百倍」的能效挑戰，認為這不僅關乎單一企業的競爭力，更將決定AI產業能否從當前的高耗能模式，邁向可持續發展的長期成長軌道，成為驅動全球科技與經濟的重要核心動能。心得/評論：電力成為最大瓶頸 AI算力需求呈指數成長。摩爾定律已難以追上需求。若只靠提升效能，2030年前恐遇「電力牆」。大型資料中心耗電量接近一座中型城市。模型越強 → 需求越高 → 用電越大。即使進入2nm、1.4nm製程，也難單靠微縮解決問題。 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 111.71.116.145 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Stock/M.1771813283.A.BAE.html

推

tomdavis

02/23 10:24, 2小時前 , 1^F

02/23 10:24, 1^F

→

fywei

02/23 10:24, 2小時前 , 2^F

02/23 10:24, 2^F

推

justdoit

02/23 10:25, 2小時前 , 3^F

02/23 10:25, 3^F