Re: [請益] 關於DRAM工程師與一般邏輯電路廠的差別消失
※ 引述《cookies12 (餅乾的餅乾藏在餅乾盒裡)》之銘言：
: 想請問一下
: DRAM場跟一般邏輯電路廠(台積、聯電)
: 學到的半導體製程是很不一樣的嗎，就是不能跳來跳去這樣?
: 還有就是邏輯做到22nm，DRAM是沒做到那麼小嗎?
: 還有一個選工作的問題
: 當工程師做電性分析與做製成整合
: 哪種比較好學到的有用的東西(認為是好升遷轉公司的)!
: 萬分感謝你
睡飽了，來簡單回答一下你的疑問
1.半導體製程在互通的情況下能否互跳
一定可以互跳，差別只在於機台使用以及Rule的改變
但整個製程的定位不變
2.邏輯跟DRAM技術上不一樣能否互通
可以互通，即使是22nm製程，也不是每個客戶的專案都會用最先進製程
所有晶圓廠都有數種標準製程可供客戶選擇
3.電性分析與製程整合哪個有用
電性分析的單位要在完成製造後上陣
PIE 轉 分析單位就像是RD轉FAE一樣，擁有加分作用
假設分析一組Icc漏電流過高，你若是知道這個元件經過哪些製程手法處理
透過x-ray或是切die的方式，就可以確認在哪個環節出現問題
甚至觀看表面Pattern 也可以找到疑似burn out的痕跡
最後可以追到哪個時間點哪個module在什麼時候改了機台哪組Recipe造成的
或是Design Rule是OK的但對該產品是不利的(如電阻寬度符合Rule但應用上仍嫌過小)
我覺得版上其他人都離題太遠
製程技術不是三言兩語就能解釋，同一個產品放在不同代工廠
即使用95%相似的Design Rule都會有不同程度的差異(5%是買斷或獨佔的專利技術)
光是一個換酸時間與濃度不同就能造成一堆難以預期的問題
還有AP供應商的差異，機台新舊程度，機台廠商客製化程度等等因素
不過我知道Design House 的RD應該是會覺得沒有差
因為晶圓廠永遠不會給出有問題的WAT Report
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 218.161.35.151
※ 文章網址: http://www.ptt.cc/bbs/Tech_Job/M.1400406023.A.0F0.html
推
05/18 17:48, , 1F
05/18 17:48, 1F
推
05/18 18:14, , 2F
05/18 18:14, 2F
→
05/18 18:15, , 3F
05/18 18:15, 3F
推
05/18 18:39, , 4F
05/18 18:39, 4F
推
05/18 18:59, , 5F
05/18 18:59, 5F
推
05/18 19:01, , 6F
05/18 19:01, 6F
→
05/18 19:01, , 7F
05/18 19:01, 7F
→
05/18 19:01, , 8F
05/18 19:01, 8F
推
05/18 19:04, , 9F
05/18 19:04, 9F
→
05/18 19:04, , 10F
05/18 19:04, 10F
→
05/18 21:50, , 11F
05/18 21:50, 11F
推
05/20 22:19, , 12F
05/20 22:19, 12F
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 3 之 4 篇)：
Tech_Job 近期熱門文章
PTT職涯區 即時熱門文章
